fix the exit sequence
was returning wrong register (1, not 0) also saving the message for test, which changes order as the return value destroys the message
This commit is contained in:
@ -23,8 +23,8 @@ module Risc
|
||||
SlotToReg, SlotToReg, SlotToReg, FunctionReturn, SlotToReg,
|
||||
SlotToReg, RegToSlot, SlotToReg, SlotToReg, RegToSlot,
|
||||
SlotToReg, SlotToReg, RegToSlot, SlotToReg, SlotToReg,
|
||||
SlotToReg, Branch, FunctionReturn, SlotToReg, SlotToReg,
|
||||
Branch, Transfer, Syscall, NilClass]
|
||||
SlotToReg, Branch, FunctionReturn, Transfer, SlotToReg,
|
||||
Branch, SlotToReg, Syscall, NilClass]
|
||||
assert_equal 10 , get_return
|
||||
end
|
||||
def test_load_5
|
||||
|
Reference in New Issue
Block a user